LOS
REGISTROS PUNTEROS (POINTERS).
SP, BP SI y DI. Estos cuatro registros
participan en las operaciones aritméticas y lógicas. Los dos primeros se toman
por defecto para expresar un desplazamiento en el interior del segmento de
pila, mientras que los dos últimos se toman por defecto para expresar un
desplazamiento en el interior del segmento de datos, salvo para las operaciones
con cadenas de datos.
EL CONTADOR
DE PROGRAMA.
Este registro, designado por IP
(Instrcuctin Pointer), contiene el desplazamiento de la posición de memoria
direccionada en el interior del segmento concerniente. Este desplazamiento se
suma a la dirección de base del segmento para obtener la dirección física,
haciendo el cálculo la unidad de gestión de memoria integrada en el 8086. Este deplazamiento se expresa en 16 bits.
Todo programa que no efectúe ninguna carga ni manipulación de los registros de
segmento es relocable dinámicamente. Tal programa acepta las interrupciones y
puede ser trasladado en el espacio de memoria, modificando los valores de los
registros de segmento. Esta modificación de los valores la realiza el sistema
operativo o el programador en caso de que no exista el primero.
REGISTRO DE
ESTADO.
Este registro de 16 bits, de los que
solamente se utilizan nueve, reúne todos los indicadores de estado.
Overflow
Trap Signo Auxiliar Carry
│
│ │ Carry │
│
└──────────┐ │ │ ┌───┘
└─────────────────┐ │ │ ┌───┘ │
┌──┬──┬──┬──┬┴─┬──┬──┬┴─┬┴─┬──┬──┬┴─┬──┬──┬──┬┴─┐
│ │ │ │ │O │D │I
│T
│S
│Z
│ │A │ │P │ │C │
└──┴──┴──┴──┴──┴┬─┴┬─┴──┴──┴─┬┴──┴──┴──┴┬─┴──┴──┘
┌───────────────┘ │ └─┐ │
│ │ │ │
Dirección
Interrupción Cero Paridad
ORGANIZACION EXTERNA DEL 8086.
El 8086 fue concebido para funcionar
según dos modos: el modo mínimo y el modo máximo. algunas señales de este
microprocesador son válidasen los dos modos, y otras son específicas sólo de un
modo. La elección del modo mínimo o máximo se hace a través del pin MN//MX,
uniéndolo respectivamente a +%V o a masa. En modo mínimo, el microprocesador
genera él mismo las señales de control, mientras que en modo máximo éstas son
liberadas por un circuito especial, el 8288.
SEÑALES
UTILIZADAS EN LOS DOS MODOS.
-AD0 a AD15
Estas son las 16 líneas del bus de
direcciones/datos.
-AD16/S3
, AD17/S4 , AD18/S5 , AD19/S6
Estas son las 4 líneas de mayor peso
del bus de direcciones que están multiplexadas en el tiempo, con cuatro señales
de estado.
-/BHE/S7 (Bus high enable)
Esta señal la suministra la CPU para
seleccionar, en conjunción con el bit de dirección A0, uno de los
dos bytes de una palabra de 16 bits. S7 es una señal de estado
disponible para una eventual versión mejorada del 8086.
-ALE (address latch eneble)
Esta señal de salida la libera el 8086
para indicar que ya se puede "latchear" la señal /BHE y los 16 bits
de direcciones disponibles en le bus multiplexado de direcciones/datos durante
un estado del ciclo de bus. esta destinada a los circuitos 8282.
-READY
Esta entrada se utiliza para efectuar
intercambios asíncronos entre la CPU, por una parte, y las memorias o los
periféricos de entrada-salida, por otra parte. Así, si las memorias son
bastante rápidas para el 8086, este pin estará conectado a +5V. Si por el
contrario no es bastante rápida, se utilizarán uno o varios circuitos
suplementarios para generar una señal que estará a nivel cero mientras la
memoria no esté lista para suministar o recibir un dato, y que pasará a nivel
"1" cuando la memoria esté lista. Esta señal conectará al pin READY.
-CLOCK.
Esta entrada es el reloj del
8086.Tiene una velocidad de hasta 5MHz.
-RESET.
La activación a nivel alto de esta
señal durante al menos cuatro impulsos de reloj inicializa al microprocesador,
o sea, lo hace bilfurcar al subprograma relativo al vector Reset.
Esta entrada se activa en flanco
descendente.
-/RD
Es la señal de lectura.
-NMI Y INTR.
Son las dos peticiones de
interrupción. La primera, no enmascarable, se activa con la trnsición de nivel
bajo a nivel alto, está vectorizada y es prioritaria sobre INTR. La segunda es
enmascarable, activa a nivel alto y vectorizada.
-/TEST.
Esta emntrada sirve para la
sincronización de un procesador especializado con el 8086.
SEÑALES ESPECIFICAS
DEL MODO MINIMO.
Estas señales se generan o se tienen
en cuenta, por parte del 8086, sobre los pines 24 a 31.
-DT//R
(data transmit receive) y /DEN (data enable).
El fan-out del bus de datos permite
únicamente conectar de 6 a 8 circuitos en el bus. De esta forma se utilizan
circuitos de interfaz de potencia para aumentar este fan-out. Para asegurar esta función de amplificación, la CPU
suministra las señales DT//R y /DEN. Los circuitos de interfaz utilizados son
los buffers bidireccionales 8286, que amplifican cada uno ocho señales. Cuando
no se utiliza el bus de datos, la salida de estos circuitos está en estado de
alta impedancia. Cuando este bus se va a utilizar, el microprocesador lo indica
activando la señal /DEN que sirve de señal de validación del bus de datos,
dejando las salidas de los 8286 en estdo de alta impedancia. Cuando este bus se
va a utilizar, el microprocesador lo indica activando la señal /DEN que sirve
de seañal de validación del bus de datos, dejando las salidas de los 8286 en
estado de alta impedancia. La señal DT//R la suministra la CPU como complemento
de /DEN para seleccionar el sentido de transferencia del dato a través de los
8286: hacia el microporcesador para una entrada, hacia la memoria o periférico
para una salida.
-/WR.
Es la señal de escritura.
-M//IO.
Esta salida se utilizapara distinguir
un acceso a memoria (M/IO =1) de un acceso a un periférico (M/IO =0).
-/INTA.
Esta salida es la señal
"autorización de interrupción" activa a nivel bajo. Es caso de la
utilización del 8259 A, el 8086 genera dos impulsos sobre la salida /INTA si se
ha dirigido una petición de interrupción sobre INTR. Estos dos impulsos se
comportan como dos impulsos de lectura del vector suministrado por el 8259 A.
-HOLD y HLDA.
Estas señales son, repectivamente, la
petición de acceso directo a memoria y la utilización de acceso directo a
memoria. La puesta al estado alto de HOLD activa esta entrada. El
microporcesador responde entoces colocando la salida HLDA al estado alto y, simultáneamente,
coloca en estado de alta impedancia el bus de direcciones/datos, los cuatro
bits más significativos del bus de direcciones y las señales de control /BHE/S,
/RD, M//IO, /WR, /INTA, DT//R y /DEN.
SEÑALES
ESPECIFICAS DEL MODO MAXIMO.
La mayor parte de las señales las
genera el controlador de bus 8288 a partir de las señales de estado /S0,
/S1 y /S2.
-/S0, /S1, /S2
Estas son las señales de estado
sumnistradas por el 8086.
-/RQ//GT0, /RQ//GT1
Estas dos señales bidireccionales son
la petición de acceso al bus y su autorización. La primera tiene mayor
prioridad.
-/LOCK
Esta salida se activa durante las
instrucciones precedidad del sufijo LOCK y cuando la salida /INTA está
activada. Esta señal prohíbe el acceso al bus a cualquier otro circuito
distinto del que tiene el control del bus.
-QS0, QS1
Estas dos salidas definen la actividad
de la cola de esprea; están destinadas a los coprocesadores.
